Claudia Feregrino Uribe, PhD

Computer Science Department

National Institute for Astrophysics, Optics and Electronics

Main    Biography    Research  Publications  Courses    Student Projects    Links

 

Publications

The material is presented to ensure timely dissemination of scholarly and technical work. Copyright and all rights therein are retained by authors or by other copyright holders. All persons copying this information are expected to adhere to the terms and constraints invoked by each author's copyright. In most cases, these works may not be reposted without the explicit permission of the copyright holder.

Journal Articles / Artículos en Revista

J17 José Juan  García Hernández, Claudia Feregrino-Uribe, René Cumplido and Carolina Reta, 'On the Implementation of a Hardware Architecture for an Audio Data Hiding System', Journal of Signal Processing Systems, Springer, 2010, To appear.
J16 Miguel Morales-Sandoval, Claudia Feregrino-Uribe, Paris Kitsos, Bit-Serial and Digit-Serial GF(2^m) Montgomery Multipliers using Linear Feedback Shift Registers' IET Computers & Digital Techniques, 2010. To appear.
J15 José Juan García Hernández, Claudia Feregrino-Uribe, René Cumplido, Ramón Parra-Michel, Improving the Security of Fallahpour’s Audio Watermarking Scheme, IEICE Electronics Express, 2010. To appear.
J14 Ignacio Algredo-Badillo, Claudia Feregrino-Uribe, René Cumplido, Miguel Morales-Sandoval, Efficient hardware architecture for the AES-CCM protocol of the IEEE 802.11i standard, Elsevier Computers and Electrical Engineering, Vol. 36, Issue 3, May, 2010. pp. 565-577. JCR Index.
J13 Roberto Perez-Andrade, René Cumplido, Claudia Feregrino-Uribe and Fernando Martin Del Campo, A versatile hardware architecture for a constant false alarm rate processor based on a linear insertion sorter, Digital Signal Processing, Accepted for publication.  doi:10.1016/j.dsp.2010.02.001 . Available online 4 February 2010. 
J12 Miguel Morales-Sandoval, Claudia Feregrino-Uribe, René Cumplido, Ignacio Algredo-Badillo, A single formula and its implementation in FPGA for elliptic curve point addition using affine representation, Journal of Circuits, Systems, and Computers, Vol. 19, No. 2 (2010) 425-433, World Scientific Publishing Company, DOI: 10.1142/S0218126610006153.
J11 José Roberto Pérez Andrade, René Cumplido, Fernando Martín del Campo, Claudia Feregrino Uribe,  A Versatile Linear Insertion Sorter Based on a FIFO Scheme. Elsevier-Microelectronics Journal, Vol. 40, No. 12, Dec. 2009, pp. 1705-1713, DOI: 10.1016/j.mejo.2009.08.006.
J10 Miguel Morales-Sandoval, Claudia Feregrino-Uribe, René Cumplido, Ignacio Algredo-Badillo. An Area/Performance Trade-Off Analysis of a GF(2m) Multiplier Architecture for Elliptic Curve Cryptography, Computers and Electrical Engineering. Computers & Electrical Engineering, Elsevier, Volume 35,  Issue 1 (January 2009), Pp. 54-58, 2009, ISSN:0045-7906.
J9  José Juan García-Hernández, Carolina Reta, René Cumplido and Claudia Feregrino Uribe,  Efficient implementation of the RDM-QIM algorithm in an FPGA, IEICE Electronics Express. Vol. 6, No. 14, 1064-1070. July 2009.
J8  Ignacio Algredo-Badillo, Claudia Feregrino-Uribe, René Cumplido, Miguel Morales-Sandoval. Design and Implementation of a Non-Pipelined MD5  Hardware Architecture Using a New Functional  Description. IEICE Transactions on Information and Systems. Vol. E91-D, No.10,pp. 2519-2523 ,Oct. 2008.
J7 Tomás Balderas-Contreras, René Cumplido, Claudia Feregrino-Uribe, On the Design and Implementation of a RISC Processor Extension for the KASUMI Encryption Algorithm, Computers & Electrical Engineering, Elsevier. Volume 34, Issue 6  (November 2008), Pp 531-546. ISSN:0045-7906.
J6 Raúl Rodríguez-Colín, Claudia Feregrino-Uribe, José Alberto Martínez Villanueva, Robust Watermarking Scheme Applied to Radiological Medical Images. IEICE Transactions on Information and Systems. Vol. E91-D, No. 3, Marzo 2008, pp. 862-864.
J5 Virgilio Zuñiga Grajeda, Claudia Feregrino Uribe and Rene Cumplido Parra, Parallel Hardware/Software Architecture for the BWT and LZ77 Lossless Data Compression Algorithm, Revista Computación y Sistemas Vol. 10 No. 2, 2006, pp 172-188, ISSN 1405-5546.
J4 René Cumplido Parra, Ariel Carrasco Ochoa, Claudia Feregrino Uribe, On the Design and Implementation of a High Performance Configurable Architecture for Testor Identification, CIARP 2006, Lecture Notes in Computer Science, Springer-Verlag.
J3 Ignacio Algredo-Badillo, Claudia Feregrino-Uribe, René Cumplido-Parra, Design and Implementation of an FPGA-Based 1.452-Gbps Non-pipelined AES Architecture. ICCSA 2006, Lecture Notes in Computer Science 3982, pp. 446-455, Springer-Verlag.
J2 Nunez J.L., Feregrino C., Jones S. y Bateman S.,  "X-MatchPRO: A ProASIC-Based 200 Mbytes/s Full-Duplex Lossless Data Compressor", Proceedings of the 11th International Conference FPL 2001, Lecture Notes in Computer Science series, Springer-Verlag, pp. 613-617, Belfast, Northern Ireland, August, 2001.
J1 Stefo R., Nunez J.L., Feregrino C., Mahapatra S. y Jones S., "FPGA-Based Modelling Unit for High Speed Lossless Arithmetic Coding", Proceedings of the 11th International Conference FPL 2001, Lecture Notes in Computer Science series, Springer-Verlag, pp. 634-647, Belfast, Northern Ireland, August, 2001.

International Conference Articles / Memorias en Congreso/Conferencia

46 Lazaro Bustio-Martinez, René Cumplido, Claudia Feregrino-Uribe and José Hernández-Palancar, 'On the Design of a Hardware-Software Architecture for acceleration of SVM´s training', 2nd Mexican Conference on Pattern Recognition, MCPR 2010. LNCS Springer Verlag. Sept 2010. To appear.
45 Alejandro Mesa, Claudia Feregrino-Uribe, René Cumplido and José Hernández-Palancar, 'A Highly Parallel Algorithm for Frequent Itemset Mining', 2nd Mexican Conference on Pattern Recognition, MCPR 2010. LNCS Springer Verlag. Sept 2010. To appear.
44 Pedro A. Hernandez-Avalos, Claudia Feregrino-Uribe, Rene Cumplido and Jose Juan Garcia-Hernandez, 'Towards the Construction of a Benchmark for Video Watermarking Systems: Temporal Desynchronization Attacks', Accepted for publication in  53nd IEEE International Midwest Symposium on Circuits and Systems, 2010. To appear.
43 Pedro Aarón Hernández-Avalos, Claudia Feregrino-Uribe,  René Cumplido, José Juan García-Hernández, Video Watermarking Scheme resistant to MPEG Compression, Proceedings of the 52nd IEEE International Midwest Symposium on Circuits and Systems, 2009. Pp. 853 – 858. Cancun, Mexico, 2009.
42 Héctor Borrayo-Sandoval, R. Parra-Michel, Luis F. González-Pérez, Fernando Landeros Printzen and Claudia Feregrino-Uribe, Design And Implementation of a Configurable Interleaver/Deinterleaver for Turbo Codes in 3GPP Standard, Proceedings of the International Conference on Reconfigurable Computing and FPGAs, ReConFig, 2009, Cancun, Mexico, Dec. 2009.
41 Pedro Aarón Hernández Ávalos, Claudia Feregrino Uribe, Roger Luis Velázquez, René A. Cumplido Parra, Watermarking Based on Iterated Function Systems, IEEE Proceedings of the 2009 Mexican International Conference on Computer Science, 2009, pp.339-344, ISBN: 978-0-7695-3882-2
40 Miguel Morales-Sandoval, Claudia Feregrino-Uribe, René Cumplido and Ignacio Algredo-Badillo, A Run Time Reconfigurable Co-Processor for Elliptic Curve Scalar Multiplication,IEEE Proceedings of the 2009 Mexican International Conference on Computer Science, 2009, pp.345-350, ISBN: 978-0-7695-3882-2
  Jose Juan Garcia-Hernandez, Claudia Feregrino-Uribe, and Rene Cumplido, FPGA Implementation of a Modulated Complex Lapped Transform for Watermarking Systems, 2008 International Conference on ReConFigurable Computing and FPGAs, ReConFig08, Cancún, México, Dic. 2008. IEEE Computer Society Press. ISBN 978-0-7695-3437-9.
39 Perez-Andrade, R.; Cumplido, R.; Feregrino-Uribe, C.; Del Campo, F.M., A Versatile Hardware Architecture for a CFAR Detector based on a Linear Insertion Sorter, IEEE Proceedings of the International Conference on Field Programmable Logic and Applications, FPL, 2008. Germany, Sept. 8-10, Pp. 467-470.
38 Z. Jezabel Guzman Zavaleta, Claudia Feregrino and Rene Cumplido, A Reversible Data Hiding Algorithm for Radiological Medical Images and its Hardware Implementation, 2008 International Conference on ReConFigurable Computing and FPGAs, ReConFig08, Cancun, Mexico, Dec. 2008. IEEE Computer Society Press. ISBN 978-0-7695-3437-9.
37 Z. Jezabel Guzmán Zavaleta, Claudia Feregrino-Uribe, José Alberto Martínez Villanueva, René Cumplido, A Reversible Data Hiding Algorithm for Radiological Medical Images, IEEE Proceedings of the 5th International Conference on Electrical Engineering, Computing Science and Automatic Control (CCE 2008),  Mexico, D.F., Pp. 280-285. ISBN: 978-1-4244-2499-3.
36 Ignacio Algredo-Badillo, Claudia Feregrino-Uribe, René Cumplido, and Miguel Morales-Sandoval, FPGA Implementation and Performance Evaluation of AES-CCM Cores for Wireless Networks, 2008 International Conference on ReConFigurable Computing and FPGAs, ReConFig08, Cancun, Mexico, Dic. 2008. IEEE Computer Society Press. ISBN 978-0-7695-3437-9.
35 Ignacio Algredo-Badillo, Claudia Feregrino-Uribe, René Cumplido, Miguel Morales-Sandoval, FPGA Implementation Cost and Performance Evaluation of the IEEE 802.16e and IEEE 802.11i Security Architectures Based on AES-CCM, IEEE Proceedings of the 5th International Conference on Electrical Engineering, Computing Science and Automatic Control (CCE 2008),  Mexico, D.F., Pp. 304-309. ISBN: 978-1-4244-2499-3.
34 José Alberto Martínez Villanueva, Claudia Feregrino Uribe, Z. Jezabel Guzmán Zavaleta, Watermarking Algorithms Analysis on Radiological Images, IEEE Proceedings of the 5th International Conference on Electrical Engineering, Computing Science and Automatic Control (CCE 2008),  México, D.F., Pp. 298-303. ISBN: 978-1-4244-2499-3.
33 Raudel Hernández León, Airel Pérez Suárez, Claudia Feregrino Uribe, Zobeida Jezabel Guzmán Zavaleta, An Algorithm for Mining Frequent Itemsets, IEEE Proceedings of the 5th International Conference on Electrical Engineering, Computing Science and Automatic Control (CCE 2008),  Mexico, D.F., Pp. 334-339. ISBN: 978-1-4244-2499-3.
32 Pérez-Andrade R., Cumplido R., Martin del Campo F., Feregrino-Uribe C., A Versatile Linear Sorter Based on a FIFO Scheme, IEEE Computer Society Annual Symposium on VLSI, ISVLSI'08, pp. 357-362.
31 Edgar Gómez-Hernández, Claudia Feregrino-Uribe, Rene Cumplido, FPGA Hardware Architecture of the Steganographic ConText Technique, IEEE Proceedings of th 18th International Conference on Electronics, Communications and Computers, CONIELECOMP.2008, pp. 123-128.
30 Ariel Molina-Rueda, Fernando Uceda-Ponga, Dr. Claudia Feregrino Uribe, Extended Period LFSR using Variable TAP Function, Proceedings of th 18th International Conference on Electronics, Communications and Computers, CONIELECOMP.2008, págs. 129-132.
29 Alejandro Rojas, René Cumplido, J. Ariel Carrasco-Ochoa, Claudia Feregrino, J. Francisco Martínez-Trinidad, FPGA-based Implementation of the BT Algorithm for Computing Testors, IDEAL Conference 2007, Lecture Notes in Computer Science vol. 4881, pp. 188-197.
28 Dulce R. Herrera-Moro, Raúl Rodríguez Colín, Claudia Feregrino-Uribe, Adaptive Steganography based on textures, IEEE Proceedings 17th International Conference on Electronics, Communications and Computers CONIELECOMP 2007.
27 Rodríguez-Colín Raúl, Feregrino-Uribe Claudia, Trinidad-Blas Gershom de J, Data Hiding Scheme for Medical Images, IEEE Proceedings 17th International Conference on Electronics, Communications and Computers CONIELECOMP 2007.
26 J. Alberto Méndez-Polanco, A. Cristina Palacios García, Raúl Rodríguez-Colín, Claudia Feregrino-Uribe, Digital Watermarking Based on Image Centroid Resistant to Rotation and Scaling, IEEE Proceedings 17th International Conference on Electronics, Communications and Computers CONIELECOMP 2007.
25 Miguel Morales Sandoval, Claudia Feregrino Uribe, GF(2m) Arithmetic Modules for Elliptic Curve Cryptography, International Conference on Reconfigurable Computing and FPGAs, ReConFig 06, San Luis Potosí, Mexico. IEEE Proceedings, pp. 176-183.
24 Roshan Duraisamy, Zoran Salcic, Miguel Morales Sandoval, Claudia Feregrino Uribe, A Fast Elliptic Curve Based Key Agreement Protocol-in-Chip (PoC) for securing Networked Embedded Systems, 12th IEEE International Conference on Embedded and Real-Time Computing Systems and Applications (RTCSA) 2006, Agosto 16 – 18, Sydney Australia.
23 José Martínez, René Cumplido, Claudia Feregrino, An FPGA Parallel Sorting Architecture for the Burrows Wheeler Transform, International Conference on Reconfigurable Computing and FPGAs, ReConFig 05, Puebla, Mexico. IEEE Proceedings. ISBN 0-7695-2456-7.
22 Miguel Morales Sandoval, Claudia Feregrino Uribe, "A hardware architecture for elliptic curve cryptography and lossless data compression", International Conference on Electronics, Communications and Computers, CONIELECOMP Conference 2005, IEEE Computer Society, ISBN 0-7695-2283-1, pp. 113-118, February 2005.
21 Carlos Avendaño Pérez, Claudia Feregrino Uribe y Gonzalo Navarro Badino, Approximate Searching on Compressed Text, International Converence on Electronics, Communications and Computers, CONIELECOMP Conference 2005, ISBN 0-7695-2283-1, pp. 258261, February 2005.
20 Carlos Avendaño, Claudia Feregrino y Gonzalo Navarro, Mejorando un Algoritmo para Búsqueda Aproximada, 2004 XIII International Congress on Computing, 13-15 Oct, México DF. 
19 Ignacio Algredo Badillo, René Cumplido Parra y Claudia Feregrino, “Diseño y Desarrollo de una Plataforma Criptográfica Reconfigurable de Alto Desempeño”, 2004 XIII International Congress on Computing, 13-15 Oct, México DF. 
18 Ignacio Algredo Badillo, René Cumplido Parra y Claudia Feregrino, “Rondas Parcialmente Desenrolladas para Implementaciones a 1 Gpbs en FPGA de los Algoritmos SHA-1 y MD5”, 2004 XIII International Congress on Computing, 13-15 Oct, México DF.
17 Claudia Feregrino, Rodolfo González y Karen Bayardo, “Interfaz Hardware para Captura de Imagenes en Equipos Radiológicos”, IEEE Latin American CAS Tour & International Conference on Electronic Design (ICED), Veracruz, Noviembre 2004.
16 Ignacio Algredo-Badillo, René Armando Cumplido-Parra, Claudia Feregrino-Uribe, “Desarrollo de un Módulo MD5 para un Sistema Criptográfico Reconfigurable en un FPGA”, Congreso Internacional de Cómputo Reconfigurable y FPGAs, Colima, México, Septiembre, 2004.
15 Ignacio Algredo-Badillo, René Armando Cumplido-Parra, Claudia Feregrino-Uribe, “Implementación de un Módulo SHA-1 para una Plataforma Reconfigurable Criptográfica en FPGA a 1 Gbps”, Congreso Internacional de Cómputo Reconfigurable y FPGAs, Colima, México, Septiembre, 2004.
14 Virgilio Zúñiga-Grajeda, Claudia Feregrino-Uribe, "Implementación en un FPGA del Modelo de Compresión de Datos PPMC", Congreso Internacional de Cómputo Reconfigurable y FPGAs, Colima, México, Septiembre, 2004.
13 Miguel Morales-Sandoval, Claudia Feregrino-Uribe, “On the Design and Implementation of an FPGA-Based Lossless Data Compressor”, Congreso Internacional de Cómputo Reconfigurable y FPGAs, Colima, México, págs. 29-38, Septiembre, 2004.
12 Miguel Morales Sandoval y Claudia Feregrino Uribe, “On the Hardware Design of an Elliptic Curve Cryptosystem”, Congreso Internacional ENC-2004, Colima, en México, del 20 al 24 de Septiembre de 2004.
11 Marco Aurelio Nuño Maganda, Miguel Arias Estrada, Claudia Feregrino Uribe, "Three Video Applications using an FPGA based pyramid implentation: Tracking, Mosaics and Stabilization", FPT 2003, International Conference on Field-Programmable Technology, Tokio, Japón, pp. 336 – 339, 15-17th December, 2003.  
10 Miguel Morales Sandoval, Claudia Feregrino Uribe, "Arquitectura Hardware de un Criptosistema de Curva Elíptica con Compresión de Datos", 4o. Encuentro Interno de Investigación, INAOE, págs. 209-212, Noviembre 2003.
9 Carlos Avendaño Pérez, Claudia Feregrino Uribe, Gonzalo Navarro Badino, "Diseño e Implementación de un Sistema de Búsqueda en una Colección de Texto Comprimido", 4o. Encuentro Interno de Investigación, INAOE, págs. 245- 248, Noviembre 2003.
8 Santos Martín López Estrada, René A. Cumplido Parra, Claudia Feregrino Uribe, "Compresión Run Lenght con FPGA aplicada a Imágenes de Información Geográfica en Formatos Raster y Vector", ENC 2003, IV Congreso Internacional de Ciencias de la Computación, Avances en Ciencias de la Computación, págs. 109-114, Apizaco, Tlax. México, Septiembre, 2003.
7 Carlos Alberto Díaz Hernández, Luis David López Gutiérrez, Miguel O. , Claudia Feregrino Uribe y René A. Cumplido Parra, "Implementación FPGA del Cálculo de Profundidades en la Recuperación de 3D usando Luz Estructurada", ENC 2003, IV Congreso Internacional de Ciencias de la Computación, Avances en Ciencias de la Computación, págs. 103-108, Apizaco, Tlax. México, Septiembre, 2003.
6 Miguel Morales-Sandoval, Moisés Pérez-Gutiérrez, Claudia Feregrino-Uribe, Miguel Arias-Estrada, "Arquitectura FPGA para un Procesador Matricial", ENC 2003, IV Congreso Internacional de Ciencias de la Computación, Avances en Ciencias de la Computación, págs. 91-96, Apizaco, Tlax. México, Septiembre, 2003.
5 Marco Aurelio Nuño Maganda, Miguel Arias Estrada, Claudia Feregrino Uribe, "Implementación Hardware de Aplicaciones de la Pirámide", ENC 2003, IV Congreso Internacional de Ciencias de la Computación, Avances en Ciencias de la Computación, págs. 83-89, Apizaco, Tlax. México, Septiembre, 2003.
4 Feregrino Uribe C., "High-Performance PPMC Compression Algorithm", IEEE Computer Society, ISBN 0-7695-1915-6, Fourth Mexican International Conference on Computer Science, págs. 135 – 142, Apizaco, Tlax. México, Septiembre, 2003.
3  Feregrino C. y Jones S. "Optimisation of PPMC Model for Hardware Implementation", Proceedings of the 2001 Euromicro Symposium on Digital Systems Design (DSD’01), IEEE Computer Society Press, pp. 120 – 126, Varsovia, Polonia, Septiembre, 2001.
2 Nunez J.L., Feregrino C. Bateman S. y Jones S., "The X-MatchLITE FPGA-Based Data Compressor", Proceedings of the 25th EUROMICRO Conference, Digital Systems Design: Architectures, Methods and Tools, pp. 126-132, Milan, Italia, Septiembre, 1999.
1 Nunez J.L., Feregrino C., Bateman S. y Jones S., "The X-MatchLITE FPGA-based data compressor", Proceedings of the 1999 ACM/SIGDA seventh international symposium on Field programmable gate arrays, Monterey, California, Estados Unidos, Febrero, 1999.

 

Other articles / Otros artículos
11 Pedro Aarón Hernández Ávalos, Claudia Feregrino Uribe, René A. Cumplido Parra, Algoritmo de marcas de agua usando similitudes basado en la codificación fractal. Octavo Encuentro de Investigación, INAOE. Noviembre, 2007.
10 Ignacio Algredo Badillo, Claudia Feregrino Uribe, René Cumplido, IEEE 802.11i and IEEE 802.16e/2005 Security Architectures for a Software-Radio Platform, Octavo Encuentro de Investigación, INAOE. Noviembre, 2007.
9 Zobeida Jezabel Guzmán Zavaleta, Claudia Feregrino Uribe, Arquitectura Hardware para Marcas de Agua Reversibles en Imágenes Radiológicas. Octavo Encuentro de Investigación, INAOE. Noviembre, 2007.
8 José Alberto Martínez Villanueva, Claudia Feregrino Uribe, Algoritmo para la Inserción de Marcas de Agua en Imágenes Radiológicas. Octavo Encuentro de Investigación, INAOE. Noviembre, 2007.
7 Claudia Feregrino Uribe, Leopoldo Altamirano Robles, Desarrollo de una Red de Imagenología, Revista Ciencia y Desarrollo, CONACYT, pp. 43 – 47, July, 2007.
6 Jesús A. Treviño, Claudia Feregrino Uribe, “Experiencias de Implantación del Estándar DICOM”, Taller de Computación Clínica e Informática Médica, Congreso Internacional de Ciencias de la Computación, ENC-2004, Colima, Mexico, September, 2004.
5 Carlos Avendaño Pérez, Claudia Feregrino Uribe, Gonzalo Navarro Badino, Búsqueda Aproximada Directamente en Texto Comprimido, Reporte Técnico No. CCC-04-007, Coordinación de Ciencias Computacionales, INAOE, Julio 2004. (http://ccc.inaoep.mx/reportes.htm)
4 Claudia Feregrino Uribe, Alba Ruth Meléndez Islas, Implementing of a Low Cost PACS + RIS in México: First Experiences, SCAR 2004, pp 89 –91, Vancouver, Canada, May, 2004.
3 Claudia Feregrino Uribe, Alba Ruth Meléndez Islas, Desarrollo de una Red de Imagenología para Radiología, Tercera Reunión Anual INAOE-CVL, Medicina y Tecnología, Puebla, Pue., December 2003.
2 Mahapatra S., Nunez J.L., Feregrino C. y Jones S., "Parallel Implementation of a Multialphabet Arithmetic Coding Algorithm", IEE Colloquium on Data Compression: Methods and Implementations, IEE Savoy Place, London, United Kingdom, November, 1999.
1 Jones S., Nunez J.L., Feregrino C. y Mahapatra S., "Gbits/s Lossless Data Compression Systems", IEE Colloquium Data Compression: Methods and Implementations, IEE Savoy Place, London, United Kingdom, November, 1999.

 

Book Chapters / Capítulos en libro
2 Ignacio Algredo Badillo, Claudia Feregrino-Uribe, René Cumplido and Miguel Morales-Sandoval, Towards a Reconfigurable Platform to Implement Security Architectures of Wireless Communications Standards based on the AES-CCM Algorithm, Carlos A. Coello Coello, Alx Poznyak, José Antonio Moreno Cadenas and Vadim Azhmyakov (Eds), New Trends in Electrical Engineering, Automatic Control, Computing and Communication Sciences, ISBN 978-3-8325-2429-6, Logos Verlag Berlin GmbH, 2010, pp. 411-427.

 
1 Raudel Hernández León, Airel Pérez Suárez and Claudia Feregrino-Uribe, A Compression Algorithm for Mining Frequent Itemsets, Carlos A. Coello Coello, Alx Poznyak, José Antonio Moreno Cadenas and Vadim Azhmyakov (Eds), New Trends in Electrical Engineering, Automatic Control, Computing and Communication Sciences, ISBN 978-3-8325-2429-6, Logos Verlag Berlin GmbH, 2010, pp. 485-499.

 

 

PhD Thesis / Tesis de Doctorado
2 Ignacio Algredo Badillo, "A Software-Radio Platform with Reconfigurable Architecture on MAC Layer for Security Systems", Computer Science Department, National Institute for Astrophysics, Optics and Electronics, December, 2008. Co-supervised with Dr. René Cumplido.
1 Miguel Morales Sandoval, “An interoperable and reconfigurable hardware architecture for elliptic curve cryptography”, Computer Science Department, National Institute for Astrophysics, Optics and Electronics, December, 2008.

 

MSc Thesis / Tesis de Maestría
12 Lázaro Bustio Martínez, Arquitectura Hardware-Software para acelerar el entrenamiento de SVM, Ciencias Computacionales, INAOE.. Co-asesorada con el Dr. René Cumplido. 26 Marzo 2010.
11 Alejandro Mesa Rodríguez, Arquitectura Hardware para el Descubrimiento de Conjuntos Frecuentes, Ciencias Computacionales, INAOE. Co-asesorada con el Dr. René Cumplido. 24 Marzo 2010.
10 José Alberto Martínez Villanueva, Algoritmo para la Inserción de Marcas de Agua en Imágenes Radiológicas, Ciencias Computacionales, INAOE. 20 Octubre 2008.
9 Zobeida Jezabel Guzmán Zavaleta, Arquitectura Hardware para Marcas de Agua Reversibles en Imágenes Radiológicas, Ciencias Computacionales, INAOE. 15 Octubre 2008.
8 Gershom de Jesús Trinidad Blas, “Arquitectura de Cifrado y Compresión sin Pérdida de Datos en Redes Inalámbricas para Telemedicina. Co-supervised with Dr. René Cumplido.  February 2008.
7 Pedro Aaron Hernández Avalos, “Algoritmo de marcas de agua usando código fractal” Co-supervised with Dr. René Cumplido. January 2008.
6 Dulce Rosario Herrera Moro, Tesista de Maestría, con tema de tesis: “Algoritmo Esteganografico para Imagenes en escala de grises basado en propiedades Estadísticas”. Enero 2008.
5 Jesús Abel Treviño Torres, Sistema de Seguridad Residencial utilizando Tecnología WAP, Facultad de Tecnologías de Información, Tesis de Maestría, UPAEP, Noviembre 2007.
4 Raúl Rodríguez Colín, Desarrollo de un Algoritmo Esteganográfico Robusto y de Alta Capacidad para Imágenes Radiológicas. Tesis de Maestría. INAOE. Graduado: 31 Enero 2007
3 Virgilio Zúñiga, Parallel Hardware/Software Architecture for the BWT and LZ77 Data Compression Algorithms. Tesis de maestría, INAOE. En co-asesoría con el Dr. René Cumplido.
2 Carlos Avendaño Pérez, “Diseño e Implementación de un Sistema de Búsqueda en una Colección de Texto Comprimido”, Ciencias Computacionales, Instituto Nacional de Astrofísica, Óptica y Electrónica, Febrero, 2005.
1 Miguel Morales Sandoval, “Hardware architecture for elliptic curve cryptography and lossless data compression”, Ciencias Computacionales, Instituto Nacional de Astrofísica, Óptica y Electrónica, Diciembre, 2004.

BSc Thesis / Tesis de Licenciatura
10 Javier Vázquez Cuchillo, Seguridad en Dispositivos Móviles: Aplicación del Algoritmo KASUMI utilizando PDAs, Benemérita Universidad Autónoma de Puebla, Facultad de Ciencias de la Computación, 18 Febrero 2008. Tesis de licenciatura.
9 Enrique Montiel Peralta, Desarrollo del Sistema para Administración WEB Multimedia de INAOE,  Instituto Tecnológico de Tepeaca. Enero 2008.
8 Julio Salvador Castillo, Desarrollo del Sistema Web Multimedia del INAOE, Instituto Tecnológico de Tepeaca. Enero 2008.
7 Kenia Fernández Sánchez, Seguridad de dispositivos de almacenamiento y gestión para un sistema de administración de imágenes, audio y video, Tehuacan Institute of Technology, Puebla, January, 2008.
6 Dulce Rosario Herrera Moro, Benemérita Universidad Autónoma de Puebla, Facultad de Ciencias de la Computación, Octubre, 2007.
5 Paulo Ricardo Paredes Endeler, Sistema de Base de Datos Multimedia del INAOE. Instituto Tecnológico de Tepeaca. Octubre, 2007.
4 Jesús Carrasco Sánchez, “Biblioteca de funciones para Evaluación de Sistemas de Encriptado y Compresión de Datos”, Benemérita Universidad Autónoma de Puebla, Facultad de Ciencias de la Computación, 2006.
3 Albarelis Feria Delgado, Sistema de Consulta y Visualización de Imágenes Médicas en PDA’s, Instituto Tecnológico Superior de Xalapa, Mayo de 2006. Tesis de Licenciatura.
2 Heidi Marisol Marín Castro, “Diseño e Implementación del Algoritmo de Encriptado AES en un Dispositivo Programable FPGA”, Facultad de Ciencias de la Computación, Benemérita Universidad Autónoma de Puebla, 2004.
1 Karen Beatriz Sánchez Bayardo, “Desarrollo de una Interfaz para Aparatos Electromédicos con Salida Analógica para Visualización de Video”, Universidad Iberoamericana Puebla, 2004.

Books Edition / Edición de Libros

3 V Jornadas Iberoamericanas de Ingeniería de Software e Ingeniería del Conocimiento, JIISIC’06. ISBN: 970-94770-0-5. Febrero, 2006. Editado con Janeth Cruz Enríquez y J. Alejandro Díaz Méndez.
2 International Conference on Reconfigurable Computing and FPGAs, ReConFig’05. Puebla, México. September 2005. IEEE Proceedings, Co-edited with Dr. René A. Cumplido Parra. ISBN: 0-7695-2456-7.
1 International Conference on Reconfigurable Computing and FPGAs, ReConFig’04. Colima, México. September 2004. Printed by Colima University. Co-edited with Dr. René A. Cumplido Parra. ISBN:

Last updated: 10/06/2010.