Cómputo Reconfigurable y de Alto Rendimiento
Esta área de investigación explora la aceleración de algoritmos computacionalmente intensivos siguiendo dos líneas:
-
El cómputo reconfigurable, esto es, el diseño de arquitecturas específicas a los algoritmos y
-
El uso de arquitecturas avanzadas de procesamiento paralelo en los procesadores gráficos (GPU-Graphic Processing Units) para aplicaciones no necesariamente gráficas.
El cómputo reconfigurable abre nuevas posibilidades de investigación y desarrollo, pues el explorar arquitecturas nuevas elimina la limitante de los CPUs convencionales para la ejecución de algoritmos.
Temas que se trabajan en esta línea:
- Arquitecturas basadas en FPGA para Procesamiento de Señales
- Arquitecturas Paralelas
- Técnicas de Cómputo Reconfigurable
- Programación VHDL
- Programación CUDA y OpenCL
- Enseñanza de cursos de Arquitectura de Computadoras, Diseño Digital con FPGAs, Cómputo Reconfigurable, Procesamiento Digital de Señales, Compresión de Datos y Criptografía, Marcas de Agua Digitales y Cómputo Paralelo con GPUs.
Investigadores:
Dirección: Luis Enrique Erro # 1, Tonantzintla, Puebla, México C.P. 72840 Teléfono: (222) 266.31.00 Contacto: difusion@inaoep.mx
Esta obra está licenciada bajo una Licencia Creative Commons Atribución-No Comercial-Sin Obras Derivadas 2.5 México
