inaoe.edu.mx
INAOE | Ciencias Computacionales | Laboratorios | CÓMPUTO RECONFIGURABLE Y ALTO RENDIMIENTO
Asignar puntaje:
 

 

Laboratorio de Cómputo Reconfigurable

y de Alto Rendimiento


(Reconfigurable Computing and HPC laboratory)

 

Descripción del Laboratorio

 
El laboratorio de Cómputo Reconfigurable y de Alto Rendimiento explora la aceleración de algoritmos computacionalmente intensivos siguiendo dos líneas:
1. El cómputo reconfigurable, esto es, el diseño de arquitecturas específicas a los algoritmos, y 2. El uso de arquitecturas avanzadas de procesamiento paralelo en los procesadores gráficos (GPU - Graphic Processing Units) para aplicaciones no necesariamente en gráficas.

 
El cómputo reconfigurable abre nuevas posibilidades de investigación y desarrollo, pues el explorar arquitecturas nuevas elimina la limitante de los CPUs convencionales para la ejecución de algoritmos. Esto es, es posible adaptar la arquitectura de procesamiento para optimizar el desempeño aprovechando paralelismo y/u optimizando las operaciones matemáticas a realizar. La plataforma de implementación del cómputo reconfigurable son los dispositivos FPGA (Field Programmable Gate Arrays), dispositivos que integran cientos o miles de módulos de lógica digital configurable, con interconexiones configurables. La programación de los FPGAs se realiza con lenguajes HDL (Hardware Description Language), una técnica que permite encapsular módulos para integrar sistemas empotrados completos (embedded systems) en un solo chip.
Las principales aplicaciones que los miembros del laboratorio exploran con los FPGAs son: procesamiento de señales, criptografía, marcas de agua digitales, visión por computadora y procesamiento de imágenes.
Por otro lado, los modernos GPUs, usados principalmente para generar los gráficos por computadora, integran cada vez más recursos computacionales paralelos, que pueden competir con algunas soluciones de supercómputo. Los fabricantes de GPUs están proponiendo nuevas arquitecturas y plataformas de desarrollo software que facilitan la programación paralela.
 
Las principales aplicaciones que se exploran en el laboratorio son: la visión por computadora en tiempo real, la recuperación de imágenes 3D y las aplicaciones de la visión en robótica. Se han graduado más de 30 Maestros en Ciencias y 7 Doctores en el área de cómputo reconfigurable en los 10 años de funcionamiento del laboratorio.

El laboratorio cuenta con tarjetas y kits de desarrollo con FPGAs de Xilinx con distintas características: Sistemas de desarrollo Xtreme DSP de Xilinx para aplicaciones de procesamiento de señales y comunicaciones con FPGAs VirtexII y Virtex 4, sistemas de desarrollo Alpha Data de altas especificaciones con dispositivos Virtex 5 y Virtex 6, tarjetas de desarrollo RC200 de Celoxica un FPGA VirtexII X2CV1000, tarjetas de desarrollo Digilent Spartan 3 y Spartan 3E, equipo de laboratorio y material electrónico diverso.
 
En cuanto a herramientas de software, contamos con ambientes de desarrollo para C++ y Matlab, ModelSim (Simulador de VHDL), ISE de Xilinx (síntesis digital e implementación para dispositivos FPGA de Xilinx), System Generator, entre otros.
 
En junio 2011 el laboratorio fue nombrado centro de enseñanza CUDA por Nvidia, y recibió equipamiento con tarjetas CUDA de última generación, incluyendo una arquitectura Tesla 2050 para HPC (High Performance Computing).

Los miembros del laboratorio de Cómputo Reconfigurable y de Alto Rendimiento organizan la conferencia internacional de Cómputo Reconfigurable y FPGAs ReConFig (www.reconfig.org) que se ha convertido en uno de los congresos internacionales más importantes y reconocidos en el área de Cómputo Reconfigurable y Lógica Programable en el mundo. Se celebra anualmente en México desde el 2004.
 
En el 2007, el Dr. René Cumplido fundó la revista International Journal of Reconfigurable Computing (www.hindawi.com/journals/ijrc/), la primera revista de investigación internacional enfocada exclusivamente al área de Cómputo Reconfigurable.
 

Objetivo general y objetivos específicos

 
El objetivo del laboratorio es formar especialistas en el diseño de arquitecturas avanzadas de cómputo paralelo para lograr altos rendimientos en diversas aplicaciones
Para lograr lo anterior, se trabaja alrededor de:
-- Arquitecturas basadas en FPGA para procesamiento de señales
-- Arquitecturas paralelas
-- Técnicas de cómputo reconfigurable
-- Programación VHDL
-- Programación CUDA y OpenCL
-- Enseñanza de cursos de Arquitectura de Computadoras, Diseño Digital con FPGAs, Cómputo Reconfigurable,  Procesamiento Digital de Señales, Compresión de datos y Criptografía, Marcas de Agua Digitales y Cómputo Paralelo con GPUs.
 

Temas abordados

 
Desarrollo de Arquitecturas Hardware y Sistemas de Alto Rendimiento para aplicaciones en:
·         Procesamiento de Señales
          o   Imágenes, Video y Audio
·         Compresión de Datos y Criptografía
·         Marcas de Agua Digitales
·         Minería de Datos y Reconocimiento de Patrones
·         Visión por Computadora
·          Recuperación de Imágenes en 3D
·         Visión en Robótica

Investigadores

 

Página del laboratorio

 

 


Última modificación :
04-12-2012 a las 12:37 por Brenda Cervantes

Dirección: Luis Enrique Erro # 1, Tonantzintla, Puebla, México C.P. 72840 | Teléfono: (222) 266.31.00 Ext 8302/8308 | brendac@inaoep.mx | Fax: 266.31.52

 

Esta obra está licenciada bajo una Licencia Creative Commons Atribución-No Comercial-Sin Obras Derivadas 2.5 México

Creative Commons License